在半導體制程技術的前沿，英特爾正穩步推進其“四年五個制程節點”計劃，加速實現在2025年推出尖端的制程節點Intel18A。今天，我們將介紹英特爾的兩項突破性技術：RibbonFET全環繞柵極晶體管和PowerVia背面供電技術。這兩項技術首次成功集成于Intel20A制程節點，也將用于Intel18A。RibbonFET：柵極“環抱”晶體管通過RibbonFET晶體管，英特爾實現了全環繞柵極(GAA)架構。在晶體管中，柵極扮演著關鍵的開關角色，控制著電流的流動。RibbonFET使得柵極能夠全面環繞帶狀的晶體管溝道，這一創新帶來了三大優勢：?節約空間：晶體管溝道的垂直堆疊，相較于傳統的水平堆疊，大幅減少了空間占用，有助于晶體管的進一步微縮;RibbonFET晶體管與FinFET晶體管(鰭式場效應晶體管)的對比示意圖?性能提升：柵極的全面環繞增強了對電流的控制，無論在何種電壓下，都能提供更強的驅動電流，讓晶體管開關的速度更快，從而提升晶體管性能;?靈活設計：晶體管溝道可以根據不同的應用需求進行寬度調整，為芯片設計帶來了更高的靈活性。PowerVia：從“披薩”到“三明治”的轉變PowerVia背面供電技術改變了芯片布線的邏輯。傳統上，計算機芯片的制造過程類似于制作“披薩”，自下而上，先制造晶體管，再構建線路層，同時用于互連和供電。然而，隨著晶體管尺寸的不斷縮小，線路層變得越來越“擁擠”，復雜的布線成為了性能提升的瓶頸。英特爾通過PowerVia實現了電源線與互連線的分離。首先制造晶體管，然后添加互連層，最后將晶圓翻轉并打磨，以便在晶體管的底層接上電源線。形象地說，這一過程讓芯片制造更像是制作“三明治”。PowerVia革新了晶體管的布線方式背面供電技術讓晶體管的供電路徑變得更加直接，有效改善了供電，減少了信號串擾，降低了功耗。測試顯示，PowerVia能夠將平臺電壓降低優化30%。同時，這種新的供電方式還讓芯片內部的空間得到了更高效的利用，使得芯片設計公司能夠在不犧牲資源的前提下提高晶體管密度，顯著提升性能。測試結果表明，采用PowerVia技術可以實現6%的頻率增益和超過90%的標準單元利用率。Intel20A和Intel18A的技術演進半導體技術的創新是一個不斷迭代的過程。在Intel20A制程節點上，英特爾首次成功集成了RibbonFET和PowerVia這兩項突破性技術?；贗ntel20A的技術實踐，這兩項技術將被應用于采用Intel18A制程節點的首批產品：AIPC客戶端處理器PantherLake和服務器處理器ClearwaterForest。目前，新產品的樣片已經出廠、上電并成功啟動操作系統，預計將在2025年實現量產。Intel18A晶圓此外，這兩項技術也將通過Intel18A向英特爾代工(IntelFoundry)的客戶提供。Intel18A的D0缺陷密度低于0.40，顯示出其在晶圓廠中的生產狀況良好，良率表現優秀。今年7月，英特爾還發布了Intel18A制程設計套件(PDK)的1.0版本，得到了生態系統的積極響應。
